A Modular and Retargetable Framework for Tree-based Wcet Analysis Antoine Colin, Isabelle Puaut

A fundamental requirement for hard real-time systems is the knowledge of tasks worst case execution times (WCET). Static worst-case execution time analysis (WCET analysis), thanks to the static analysis of a piece of source code, returns an upper bound of the time required to execute it on a given hardware. Taking into account modern architectural features makes it possible to determine tight WCET bounds. Several mechanisms that use modeling and simulate some architectural feature behaviors such as instruction cache, branch prediction mechanism and pipeline have been proposed in the literature. These methods have often been designed independently from each other, which leads to an integration issue. This paper proposes to formalize (through data structures) three techniques for static simulation of instruction cache, pipeline and branch prediction in order to gather them in an integrated static WCET analysis framework. Performance improvements due to the integrated approach are also given. En environement modulaire et reciblable pour l'analyse de WCET R esum e : Une contrainte critique des syst emes temps-r eel durs est le respect des dates d' ech eance au plus tard des t^ aches. Par cons equent, la connaissance de leur temps d'ex ecution au pire cas (WCETs pour Worst Case Execution Time) est n ecessaire pour la v eriication de tels syst emes. Le but de l'analyse statique de WCET et de fournir une borne sup erieure du temps n ecessaire a ex ecuter un programme par analyse statique de celui-ci. Le pessimisme de l'estimation du WCET peut ^ etre r eduit par la prise en compte de cer-tains el ements des architectures mat erielles actuelles. Plusieurs m ethodes faisant appel a la mod elisation d' el ements architecturaux tels que le cache d'instruction, le m ecanisme de pr ediction de branchement ou encore le pipeline, ont et e propos ees. Ces m ethodes ont, pour la plupart, et e conn cues ind ependamment les unes des autres, ce qui pose le probl eme de leur int egration dans un seul et m^ eme outil d'analyse statique de WCET. Nous proposons de formaliser les techniques de simulation statiques du cache d'instruction, du m ecanisme de pr ediction de branchement et du pipeline aan de les int egrer dans un analyseur statique de WCET. Nous pr esentons aussi le gain de pr ecision obtenu gr^ ace a cette int egration. Mots cl es : WCET, analyse statique de programme, mod …